

VF-A15K256 产品手册 V1.7

Altera(Intel) Cyclone IV **15K** FPGA开发板



深圳**奥唯思**，专注**FPGA**图像..



奥唯思 官方公众号

手册目录

芯片介绍

参数描述

功能介绍

尺寸介绍

Demo介绍

资料介绍

套餐介绍

实物演示

联系我们

FPGA主芯片 系列介绍



Cyclone® IV FPGA

Cyclone IV FPGA介绍

Device Resources

Table 1–1 lists Cyclone IV E device resources.


Table 1–1. Resources for the Cyclone IV E Device Family

Resources	EP4CE6	EP4CE10	EP4CE15	EP4CE22	EP4CE30	EP4CE40	EP4CE55	EP4CE75	EP4CE115
Logic elements (LEs)	6,272	10,320	15,408	22,320	28,848	39,600	55,856	75,408	114,480
Embedded memory (Kbits)	270	414	504	594	594	1,134	2,340	2,745	3,888
Embedded 18 × 18 multipliers	15	23	56	66	66	116	154	200	266
General-purpose PLLs	2	2	4	4	4	4	4	4	4
Global Clock Networks	10	10	20	20	20	20	20	20	20
User I/O Banks	8	8	8	8	8	8	8	8	8
Maximum user I/O ⁽¹⁾	179	179	343	153	532	532	374	426	528

Note to Table 1–1:

- (1) The user I/Os count from pin-out files includes all general purpose I/O, dedicated clock pins, and dual purpose configuration pins. Transceiver pins and dedicated configuration pins are not included in the pin count.

FPGA开发板 参数描述




16nm工艺, 高速低功耗小尺寸FPGA

- ◆集成DDR3/MIPI软核IP
- ◆主打 MIPI CSI 1.5G 相机采集解决方案;
- ◆主打 MIPI DSI 1.5G LCD显示解决方案;

参数	描述
供应商	奥唯思 科技
开发板型号	VF-A15K256
FPGA厂家	Altera (Intel) Cyclone IV系列
FPGA型号	EP4CE15F17C8N
FPGA资源	15K 逻辑单元, 56个DSP, 504Kbit RAM
DRAM存储	4M 32bit SDRAM: W9864G6KH-6 (2pcs拼接)
PCBA尺寸	长 115mm * 宽 85mm
PCB工艺	4层 1.6mm 黑色 沉金 工艺
板载功能	1) 8个LED灯 2) 1个硬复位按键, 4*5矩阵键盘, 4个独立按键 3) 1个LCD1602接口 4) 1个USB串口 (CH340N) 5) DC3-40 40P 用户接口
图像接口	1) 1路VGA与 HDMI 1.4复用显示接口 2) 1路DVP相机接口 (兼容 奥唯思 科技 所有DVP模组) 3) DC3-40可扩展800*480/1024*600 RGB屏
备注	完全配套《FPGA设计技巧与案例开发详解》 完全配套《基于MATLAB与FPGA的图像处理教程》

配套书籍《FPGA设计技巧与案例开发详解》



目录

第一部分 FPGA 基础理论

- ◆ 第 1 章 浅谈 FPGA 技术、优势、学习途径
- ◆ 第 2 章 MAX II CPLD/Cyclone IV FPGA PCB 硬件设计
- ◆ 第 3 章 Quartus II 软件安装与 Verilog HDL 简介

第二部分 FPGA 初级入门

- ◆ 第 4 章 4 位计数器的设计与仿真验证
- ◆ 第 5 章 LED 驱动电路设计
- ◆ 第 6 章 独立按键与矩阵键盘的 FPGA 驱动电路实现
- ◆ 第 7 章 “Hello World” 的 LCD1602 显示驱动电路实现
- ◆ 第 8 章 优化设计 FPGA 全局时钟管理模块
- ◆ 第 9 章 基于 FPGA 与 MCU 通信的 SPI 总线协议设计
- ◆ 第 10 章 基于 FPGA 与 PC 通信的 UART 串口设计
- ◆ 第 11 章 基于 FPGA 的 VGA 驱动显示设计


第三部分 FPGA 高级进阶

- ◆ 第 12 章 基于 SDRAM 的 VGA 显示控制器的设计与实现
- ◆ 第 13 章 基于 OV7725 的摄像头视频图像采集系统
- ◆ 第 14 章 TimeQuest 时序分析与实战演练

第四部分 FPGA 终极修炼

- ◆ 第 15 章 基于 FPGA 的硬件系统设计
- ◆ 第 16 章 FPGA 与深度学习加速器

FPGA开发板 功能介绍



FPGA开发板 基础Demo介绍



分类	工程名称	FPGA工程介绍
基础工程	01_Counter_Design	4位计数器实验（不可上板）
	02-1_LED_Display_Design_8BitAddr	并行 8位LED流水灯实验（自加，不可上板）
	02-2_LED_Display_Design_595Addr	基于74HC595的串行8位LED自加实验
	02-3_LED_Display_Design_595Water	基于74HC595的串行8位LED流水灯实验
	02-4_LED_Display_Design_595Breathe	基于74HC595的串行8位LED呼吸灯实验
	03-1_KEY_Scan_Design_Jitter	基于消抖动的独立按键检测程序
	03-2_KEY_Scan_Design_Counter	基于计数延时的独立按键检测程序
	04_LCD1602_Display_Design	春逻辑实现LCD1602字符液晶屏驱动显示
	05-1_System_Ctrl_Design	不带PLL的全局时钟管理模块设计
	05-2_System_Ctrl_Design_PLL	带PLL的全局时钟管理模块设计
	06_MCU2FPGA_SPI_Test	基于STM8与FPGA的的SPI读写测试实验
	07_PC2FPGA_UART_Test	基于UART协议的FPGA<->PC通信实验
	08-1_VGA_Display_Test_640480	VGA/HDMI 640*480@60显示实验
	08-2_VGA_Display_Test_1280720	VGA/HDMI 1280*720@60显示实验（宏定义）
	08-3_VGA_Char_Display_Test	VGA/HDMI 字符串显示实验（C2Mif）
	08-4_VGA_Image_Display	VGA/HDMI 图片显示实验（ROM）
	09_SDRAM_VGA_Display_Test640480	基于SDRAM的VGA/HDMI 640*480读写实验
	10_CMOS_OV7725_RGB640480	基于OV7725的摄像头实时采集显示实验


FPGA开发板 图像Demo介绍



分类	工程名称	FPGA工程介绍
图像工程	11_CMOS_OV7725_RGB888_YCbCr444	RGB888 转 YCbCr444 算法的实现
	12_CMOS_OV7725_YCbCr422_RGB888	YCbCr 转 RGB888 算法的实现
	13_CMOS_OV7725_Gray_Mean_Filter	基于 OV7725 的灰度图像均值滤波算法实现
	14_CMOS_OV7725_Gray_Median_Filter	基于 OV7725 的灰度图像中值滤波算法实现
	15_CMOS_OV7725_Gray_Sobel	基于 OV7725 的灰度图像 Sobel 边缘检测算法实现
	16_CMOS_OV7725_Gray_Sobel_Erosion	灰度图像的 Sobel+腐蚀运算算法的实现
	17_CMOS_OV7725_Gray_Sobel_Erosion_Dilation	灰度图像的 Sobel+腐蚀+膨胀运算算法的实现
	18_CMOS_OV7725_RAW8_RGB888	基于 OV7725 的 Bayer 阵列图像恢复算法实现
	20_CMOS_OV7725_RAW8_RGB888_SDC	基于 OV7725 的 Bayer 阵列图像恢复算法实现（增加 TimingQuest SDC 约束）
	21_VIP_RAW2RGB2Gray_Medium	Sensor 输出 Bayer→RGB→Gray→中值滤波（算法基础版本，各种算法在这里添加，RAW 转 RGB 后单像素操作更符合实际项目需求）
	22_VIP_RAW2RGB2Gray_Medium_Sobel_Erosion_Dilation	Sensor 输出 Bayer→RGB→Gray→Sobel→腐蚀→膨胀算法，经典的一个算法的例子

基于FPGA的图像处理设计，
走向FPGA的另一个巅峰！

FPGA开发板 尺寸/3D视图介绍



FPGA开发板 资料介绍



E... > VIP Big兼《FFPGA设计技巧...》一书 资料包 V3.10

搜索"VIP Big兼《FFPGA设计技巧...》一书 资料包 V3.10"



00_《FPGA设计技巧案例开发详解》配套书



01_开发教程与用户手册



02_Tools&Driver



03_芯片数据手册



04_原理图&PIN TCL



05_TEST_sof&jic



06_Crazy_FPGA_Examples_V3.9_20200925



07_FPGA资料与设计教程



08_VIP图像处理相关资料



09_演示与相关照片



10_其他产品介绍



Crazy_FPGA_Examples介绍.pdf



CrazyBingo知识星球.png



FPGA设计技巧与案例开发详解(2th).png



FPGA设计技巧与案例开发详解(3th).png



版本备注(必读).txt



基于MATLAB与FPGA的图像加速教程.png

持续更新

图像算法，FPGA的终点




Bayer原图




Bayer转RGB图




Sensor直出RGB565图



RGB转灰度图




灰度中值滤波图



Sobel边缘检测与腐蚀膨胀

FPGA开发板 套餐介绍



VF-A25K256 FPGA主板



1024*600 RGB液晶屏



800*480 RGB ISP触摸屏



FPGA下载器



MT9M001彩色卷帘
130万 1/2寸(无ISP)



OV5640彩色卷帘
500万 1/4寸(有ISP)




MT9V034黑白全局
30万 1/3寸(有AE)



AR0135黑白全局
130万 1/3寸(有AE)

可选多种DVP模组

开发板展示：各种接口



开发板展示：外接RGBLCD



RGB LCD: 5.5寸800*480 或 7寸 1024*600



深圳**奥唯思**，为**FPGA**而生...



奥唯思 官方公众号

官方网站: www.szovs.com (资料下载)

官方淘宝: szovs.taobao.com

“奥唯思FPGA” 店铺

FPGA论坛: www.crazyfpga.com

FPGA交流群: **851598171** (QQ)